— 以(yǐ)業界首款采用 CXL 3.1 及 PCIe Gen6 并支持 LPDDR5 的(de) FPGA 器件擴展第二代 Versal 産品組合，助力快速連接、更高效數據遷移并釋放更多内存 —

2024 年 11 月 12 日，加利福尼亞州聖克拉拉 -- AMD（超威，納斯達克股票代碼：AMD）宣布推出(chū)第二代 AMD Versal™ Premium 系列，這(zhè)款自适應 SoC 平台旨在(zài)面向各種工作負載提供最高水平系統加速。第二代 Versal Premium 系列将成爲(wéi / wèi) FPGA 行業首款在(zài)硬 IP 中采用 Compute Express Link （CXL®）3.11 與 PCIe® Gen6 并支持 LPDDR5 存儲器的(de)器件。

這(zhè)些下一(yī / yì ／yí)代接口和(hé / huò)存儲器技術能夠在(zài)處理器和(hé / huò)加速器之(zhī)間快速且高效地(dì / de)訪問和(hé / huò)遷移數據。CXL 3.1 和(hé / huò) LPDDR5X 能助力更快速地(dì / de)釋放更多内存，以(yǐ)滿足數據中心、通信以(yǐ)及測試測量市場中數據密集型應用日益增長的(de)實時(shí)處理和(hé / huò)存儲需求。

AMD 高級副總裁兼自适應和(hé / huò)嵌入式計算事業部總經理 Salil Raje 表示：“系統架構師始終尋求在(zài)更小的(de)空間内裝入更多數據，并在(zài)系統各部分之(zhī)間更高效地(dì / de)遷移數據。第二代 Versal 産品組合的(de)最新成員可幫助客戶提升整體系統吞吐量和(hé / huò)存儲器資源利用率，以(yǐ)實現更高性能，并爲(wéi / wèi)從雲到(dào)邊緣的(de)最嚴苛應用提供洞察。”

加速主機連接

 AMD 通過支持 CXL 來(lái)倡導開放式創新，CXL 是(shì)處理器與器件（例如，基于(yú) FPGA 的(de)加速器）之(zhī)間的(de)開放式行業标準互連技術。第二代 Versal Premium 器件支持業界最快的(de)主機接口 CXL 3.1 和(hé / huò) PCIe Gen6，可實現行業領先的(de)高帶寬主機 CPU 到(dào)加速器連接。與支持 PCIe Gen4 或 Gen5 的(de) FPGA 相比，PCIe Gen6 能提供了(le／liǎo) 2 至 4 倍的(de)線速率2，而(ér)運行 PCIe Gen6 的(de) CXL 3.1 在(zài)類似時(shí)延下則能提供使用 CXL 2.1 器件的(de)雙倍帶寬3，以(yǐ)及增強的(de)架構和(hé / huò)一(yī / yì ／yí)緻性功能。

此外，通過将第二代 Versal Premium 系列搭配 AMD EPYC™ CPU，系統架構師能夠利用經 CXL 或 PCIe 連接到(dào)高性能 CPU 的(de)最新 AMD FPGA 的(de)器件，以(yǐ)加速數據密集型應用并滿足快速的(de)數據增長需求。CXL 還能提供内存一(yī / yì ／yí)緻性的(de)額外益處，有助于(yú)實現真正的(de)異構加速計算。

提高存儲器帶寬及利用率

第二代 AMD Versal Premium 系列自适應 SoC 能以(yǐ)至高 8533 Mb/s 的(de)最快速 LPDDR5 存儲器連接加速存儲器帶寬，帶來(lái)更快速的(de)數據傳輸和(hé / huò)實時(shí)響應。與采用 LPDDR4/5 存儲器的(de)同類器件相比，這(zhè)種超快的(de)增強型 DDR 存儲器可将主機連接速度提升至高 2.7 倍4。

與 CXL 存儲器擴展模塊進行連接可使總帶寬較之(zhī)單獨使用 LPDDR5X 存儲器高出(chū)至多 2.7 倍5。因此，第二代 Versal Premium 系列允許爲(wéi / wèi)多個(gè)加速器實現可擴展的(de)内存池和(hé / huò)擴展，進而(ér)優化存儲器利用率并增加帶寬和(hé / huò)容量。

通過爲(wéi / wèi)多個(gè)器件動态分配内存池，第二代 Versal Premium 系列自适應 SoC 旨在(zài)提高多頭單邏輯器件（ MH-SLD ）的(de)存儲器利用率，使其無需架構或交換機即可運行，同時(shí)支持至多兩個(gè) CXL 主機。

加強數據安全

增強的(de)安全功能有助于(yú)第二代 Versal Premium 系列在(zài)傳輸和(hé / huò)靜态狀态下均可快速、安全地(dì / de)傳輸數據。其是(shì)業界首款在(zài)硬 IP 中提供集成 PCIe® 完整性和(hé / huò)數據加密（ IDE ）支持的(de) FPGA 器件6。硬核 DDR 内存控制器内置的(de)内聯加密可助力保護靜态數據，而(ér) 400G 高速加密引擎則能幫助器件以(yǐ)至高 2 倍的(de)線速率保護用戶數據，從而(ér)實現更快速的(de)安全數據事務7。

第二代 AMD Versal Premium 系列開發工具預計将于(yú) 2025 年第二季度提供，随後于(yú) 2026 年初提供芯片樣片。預計将于(yú) 2026 年下半年開始量産出(chū)貨。