目前的(de)晶圓都是(shì)由矽元素生産制成，已知矽原子(zǐ)的(de)直徑大(dà)約是(shì)0.22nm，再考慮到(dào)原子(zǐ)之(zhī)間的(de)距離，理論極限至少是(shì)0.5nm，但肯定沒有任何公司可以(yǐ)做到(dào)。普遍認爲(wéi / wèi)3nm将是(shì)芯片制程工藝的(de)極限。

事實上(shàng)自從晶體管制造工藝進入10nm時(shí)代之(zhī)後，繼續提升制程工藝變得原來(lái)越困難，特别是(shì)Intel在(zài)14nm工藝上(shàng)足足停留了(le／liǎo) 5 年之(zhī)久，因此想要(yào / yāo)繼續提升芯片性能最好的(de)辦法就(jiù)是(shì)另辟蹊徑。

日前，複旦大(dà)學科研團隊近日在(zài)集成電路基礎研究領域取得一(yī / yì ／yí)項突破。他(tā)們發明了(le／liǎo)讓單晶體管“一(yī / yì ／yí)個(gè)人(rén)幹兩個(gè)人(rén)的(de)活”的(de)新邏輯結構，使晶體管面積縮小50%，存儲計算的(de)同步性也(yě)進一(yī / yì ／yí)步提升。

複旦大(dà)學微電子(zǐ)學院教授周鵬指出(chū)：“這(zhè)項研究工作的(de)核心内容是(shì)利用原子(zǐ)晶體硫化钼做出(chū)了(le／liǎo)新結構晶體管。在(zài)此基礎上(shàng)，團隊發明了(le／liǎo)新的(de)單晶體管邏輯結構，在(zài)單晶體管上(shàng)實現了(le／liǎo)邏輯運算的(de)‘與’和(hé / huò)‘或’。”因此原先需要(yào / yāo) 2 個(gè)獨立晶體管才能實現邏輯功能，現在(zài)隻要(yào / yāo) 1 個(gè)晶體管即可。

如果該發明成果成功産業化，将推動集成電路向更輕、更快、更小、功耗更低方向發展。相關研究成果已在(zài)線發表于(yú)《自然•納米技術》。